

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-123753
 (43)Date of publication of application : 11.05.1990

(51)Int.CI.

H01L 21/90

(21)Application number : 63-277655
 (22)Date of filing : 02.11.1988


(71)Applicant : FUJITSU LTD
 (72)Inventor : UMEZUKI AICHIRO

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To improve moisture resistance of a multilayer interconnection by bringing the lower surface of a moisture resisting ring into contact with a semiconductor substrate, and making the upper surface of the ring agree with the terminating end of the interface between insulating layers.

CONSTITUTION: A moisture resisting ring 5 is formed in a first Al layer. A moisture resisting ring 5' on the upper side of the ring 5 is formed so that the upper surface agrees with the interface between insulating films 7 and 11 and the interface between insulating films 11 and 12. Therefore, moisture and the like which intrude into the inside of a chip through the interface between the insulating films 7 and 11 and the interface between the insulating films 11 and 12 are blocked with the upper surface of the upper moisture resisting ring 5'. In this way, the moisture resisting rings which ensure the moisture resistance in a multilayer interconnection are formed, and the reliability of the semiconductor chip can be enhanced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩日本国特許庁 (JP) ⑪特許出願公開
⑫公開特許公報 (A) 平2-123753

⑬Int.Cl.⁵
H 01 L 21/90

識別記号 庁内整理番号
B 6824-5F

⑭公開 平成2年(1990)5月11日

審査請求 未請求 請求項の数 3 (全6頁)

⑮発明の名称 半導体装置及びその製造方法

⑯特 願 昭63-277655
⑰出 願 昭63(1988)11月2日

⑱発明者 梅月 愛一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑲出願人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

⑳代理人 弁理士 井桁 貞一 外2名

明細書

1. 発明の名称

半導体装置及びその製造方法

2. 特許請求の範囲

1. 多層配線の配線材料を、各絶縁層の界面および該絶縁層のうち最下層の第1層絶縁層と半導体基板の界面から侵入する媒体に対して保護する耐湿リングをチップ周辺に設けた半導体装置において、

前記耐湿リングを、その下面が前記半導体基板に密着され、その上面が前記各絶縁層の界面の終端と一致するように形成したことを特徴とする半導体装置。

2. 請求項1記載の半導体装置を製造する方法において、

第1層の配線の形成と同時に前記耐湿リングを形成する工程、および、この工程に統いて、前記耐湿リングをおおうように二層以上の絶縁層を形成し、前記耐湿リングを表出する窓を各絶縁層形成毎に開ける開孔工程、必要に応じて、第2層

配線あるいは3層以上の配線の形成と同時に前記開孔内に耐湿リングを積重ねる工程、を有することを特徴とする半導体装置の製造方法。

3. 第2層以降の配線をいずれかをアルミニウムを高温バイアスパックして形成し、また最終層の絶縁層形成後のスクライプ形成工程を有することを特徴とする請求項2記載の半導体装置の製造方法。

3. 発明の詳細な説明

〔概要〕

多層配線及び耐湿リングを有する半導体装置及びその製造方法に関し、

多層配線で耐湿性が保障できる、耐湿リングを形成することを目的とし、

多層配線の配線材料を、各絶縁層の界面および該絶縁層のうち最下層の第1層絶縁層と半導体基板の界面から侵入する媒体に対して保護する耐湿リングをチップ周辺に設けた半導体装置において、耐湿リングを、その下面が半導体基板に密され、その上面が各絶縁層の界面の終端と一致す

るようには形成するように構成する。

【産業上の利用分野】

本発明は、多層配線及び耐湿リングを有する半導体装置及びその製造方法に関するものであり、特に、配線層に高温バイアスパッタ層を使用した時の耐湿リングの形成方法を改良した半導体装置とその製造方法に関するものである。

耐湿リングとは、チップ形成後チップの横側からのP SG-P SG間及びS i基板-P SG間など層間からチップ内部へ侵入する水分、あるいは水分に随伴されたエッティング液などの腐食性媒体が層間の接合強度や素子の電気的特性を劣化するため、これに対する対策として、A L膜のコロージョンを起こす腐食媒体の侵入を妨げるためにA Lでチップ周辺を囲む様に形成したリングである。

また近年、多層配線技術の多層化の要求に伴い、配線層の平坦化技術が要求されていることは周知のとおりである。この対策の一つとして2層目以降の信号ライン層に高温バイアスパッタ製

形成すると同時に形成して1と3、3と4、4と7の界面から侵入する水分に対するチップの耐湿性を保つ。

ところが、多層配線を平坦化するために、2層目以降の層に、高温バイアスパッタ装置を使用する場合、第2図、第3図のスクライブライン10でS iが露出しない様に、スクライブをその前の絶縁膜では切らない様に行なっていた(第4図参照)。この多層配線構造では第4図に示すように、第1層絶縁層3'を切らないで、その延長部上に耐湿リング5を設けるようにされる。この様にすると、耐湿リング5は多層絶縁層3、4、7の界面から侵入する水分は遮断できるが、第1層絶縁層3とS i基板1の界面から侵入する水分に対しては役目をはたさない。このため、エッティングによりスクライブライン10を形成する時に、第1層絶縁層3とS i基板1の界面からエッティング液、エッティング反応生成物等が侵入し、第1層配線2のA Lのコロージョンなどの不都合が起こる。従って、2層目以降の信号ライン層に高

温バイアスパッタ層を使用する場合には、最上層で耐湿リングを形成しても、耐湿性は保障できないことになる。

【従来の技術】

以下、従来技術を第2図、第3図を参照として具体的に説明する。第2図は二層配線、第3図は三層配線を示す。図中、1はS i基板、2は1層目のA L配線、3はS i-O₂、P SGなどの1層目絶縁膜、4は同様の2層目絶縁膜、5は耐湿リング、6は第2層配線、7は同様の第3層絶縁膜、8は同様の第3層配線、10はスクライブラインである。このように、従来、チップサイドの層間の境目は、完全にA Lでかぶせる様に耐湿リングを形成してきた。

【発明が解決しようとする課題】

従来の耐湿リング5は、最上層配線6、8を

温バイアスパッタ層を使用した場合には、最上層で耐湿リングを形成しても、耐湿性は保障できないことになる。

また、高温バイアスパッタによるA L配線を行なわない場合にも、耐湿リング5をS i基板1と接触させずに、全体を絶縁層3、4に乗せた方がよいこともある。これはスクライブの埋られすぎるデバイスの場合に該当し、この場合も耐湿リング5が役割をはたさなくなる。

本発明は、多層配線で耐湿性が保障できる、耐湿リングを形成することを目的とする。

【課題を解決するための手段】

本発明に係る半導体装置は、多層配線の配線材料を、各絶縁層の界面および第1層絶縁層と半導体基板の界面から侵入する媒体に対して保護する耐湿リングをチップ周辺に設けたものにおいて、耐湿リングを、その下面が半導体基板に密着され、その上面が各絶縁層の界面の終端と一致するように形成したことを特徴とする。

上記半導体装置を製造する効率的方法は、第

1層の配線の形成と同時に耐湿リングを形成する工程、および、この工程に続いて、耐湿リングをおおうように二層以上の絶縁層を形成し、耐湿リングを表出する窓を各絶縁層形成毎に開ける開孔工程、必要に応じて、第2層配線あるいは3層以上の配線の形成と同時に前記開孔内に耐湿リングを積重ねる工程、を有する方法である。

〔作用〕

本発明の半導体装置においては、下面が半導体基板と密着するように耐湿リングを形成する。この下面は絶縁膜と半導体基板界面での耐湿性を担う。2層以上上の配線に高温バイアスパッタを採用する場合でも下面の耐湿リングだけは通常のスパッタで作ることができる。

各絶縁層界面の耐湿性は、該界面の終端を耐湿リングの上面と一致させることにより行なう。すなわち、これら界面を経由して侵入しようとする水分等は耐湿リングの上面を腐食させて、この上面が水分等がチップ内部に侵入するのを遮断する。

上記構造の半導体装置を製造する際に、各電子、各層の形成と同時に行なうことができ、効率的な方法は、1層目の配線層で耐湿リングを形成し、1層目の絶縁膜層で、耐湿リング上に溝をつくり、2層目の絶縁膜層では、1層目の内側に溝をつくり3層目の絶縁膜（カバー膜）をかぶせる方法である。このようにすると、第1層の配線形成と同時に耐湿リングを作り、第2層の絶縁層に電極等のコンタクト窓を形成すると同時に、耐湿リングの窓を形成して第1層の終端を耐湿リングの上面に一致させることができる。同様に各層の窓形成と同時に上層の絶縁層の終端を耐湿リングの上面に一致させることができる。必要に応じて、第2層配線あるいは3層以上の配線の形成と同時に前記開孔内に耐湿リングを積重ねることもできる。このようにして形成された耐湿リングの上に絶縁層を形成するときは、前述のところと同様に、各層形成の都度耐湿リングの上面に絶縁層の終端が一致するようの窓を開くと、各絶縁層界面の耐湿性が保証される。なお、本発明の半導体

装置の製法は上記のものに限られないが、これによれば他の部分形成工程と良く整合が取れることができ理解されよう。

また、高温バイアスパッタで2層以降のいずれかアルミニウム配線を作るときに本発明が最も有効であることは前述の説明から明らかである。この場合スクライプは高温バイアスパッタ工程の後、好ましくは最終絶縁層形成後に形成される。

〔実施例〕

第1図は耐湿リング5をAと1層だけで構成した三層配線構造の実施例を示す。図中、参照符号は第2～第4図と同じ意味である。

この耐湿リング5はAと1層目の配線層に形成し、2層目のAの配線層に高温バイアスパッタ装置を使用してもS1の折出はなく、層間の耐湿性が保障される。

また、高温バイアスパッタ装置を使用しないものに関してても使用可能である。

第5図は五層配線を有する半導体装置に本発

明を適用した実施例を示す。図中、11は第4層目の絶縁膜、12は第5層目の絶縁膜、13は第4層配線、14は第5層配線を指す。上面の耐湿リング5'は第3層配線8と同時にバターニングされ、絶縁膜3、4の開孔内に埋め込まれる。この上面の耐湿リング5'の上面と、絶縁膜7、11の界面および絶縁膜11、12の界面が一致している。したがって、7、11の界面および11、12の界面を経由してチップ内部に侵入する水分等は上面の耐湿リング5'の上面で阻止される。図示のような多層構造になると、一層の耐湿リングに全絶縁層3、4、7、11、12の開孔を形成すると最終の開孔の段差が大きくなり、開孔のバターニングが困難になる。そこで、耐湿リングを多層（5、5'）に設けることが好ましい。この上面の耐湿リング5'は高温バイアスパッタであれば段差がなくなるので、なお良くなる。第7図は第1～第4層目の配線2、6、8、13の形成とそれぞれ同工程で第1～第4の耐湿リングを5、15、16、17を順次重ね合わせ

特開平2-123753(4)

た耐湿リング重ね合わせ方式を示す。

以下、本発明の製法の実施例を第6図を参照として説明する。

第6図(イ)において、S1基板上1の上に1層目のA2配線2として、T1N-A2/Cuを2000+7000Åつける。A2配線1を形成する時、チップの周辺に耐湿リング5を形成する。

この後、第6図(ロ)において、第1層絶縁膜3としてPSGを8000Å形成し、スルーホールを開ける。この時、耐湿リングに沿ってチップの周囲に延びる溝を耐湿リングを形成する。スライプは次工程で形成されるA2膜に高温バイアスパッタを使用する為に、この工程では抜かないでおく。

次に、第6図(ハ)において、2層目のA2膜としてT1-A2/Cu 8000Åを高温バイアスパッタ装置(エクリアス)で形成し、A2配線6を形成する。2層目の絶縁膜4(第6図(ニ)として、PSGを8000Å形成しスルーホ

ールを開ける。この時、耐湿リング上の溝の内側に溝を形成する。第1層絶縁膜1の一部を削り取り、スライプ形成の準備を行なう。第6図(ホ)において、3層目のA2配線6としてA2/S1を13,000Å形成し、電源ラインとする。そしてカバー膜7としてPSG 1.0μm+S1NO.3μmを形成する。最後に、カバー膜7と第1層絶縁膜を除去してスライプ10を形成する。

この様にする事により耐湿性が保障できる耐湿リングを形成する事ができる。

【発明の効果】


以上説明したように、本発明の半導体装置によれば、特に高温バイアスパッタを利用して形成される多層配線において耐湿性を保障できる耐湿リングが形成され、半導体チップの信頼性を高めることができる。

本発明の製法はこの半導体製造工程を効率的に製造可能にする。

4. 図面の簡単な説明

図1
第1

1層耐湿リングを有する本発明の半導体装置の実施例



第1図は1層耐湿リングを有する本発明の半導体装置の実施例を示す図面。

第2図、第3図および第4図は従来の半導体装置の図面。

第5図は2層耐湿リングを有する本発明の半導体装置の実施例を示す図面。

第6図(イ)～(ホ)は本発明の半導体装置製法の工程を示す図面である。

第7図は本発明の別の実施例を示す図面である。


図中、1-S1基板、2-1層目配線、3-1層目絶縁膜、4-2層目絶縁膜、5-耐湿リング、6-2層目配線、7-3層目絶縁膜、8-3層目配線、10-スライプライン、11-4層目絶縁膜、12-5層目絶縁膜、13-4層目配線、14-5層目配線

特許出願人


富士通式会社

特許出願代理人


弁理士 井野貞一




従来の半導体装置
第2図



従来の半導体装置
第3図




従来の半導体装置
第4図




2層耐湿リンクを有する本発明の半導体装置の実施例


第5図




第6図(1)




第6図(2)



第6図(3)




第 6 図 (二)



第 6 図 (ホ)

本発明半導体装置製法の例示図



第 7 図